SK하이닉스가 이전 세대 플랫폼 확장·트리밍 기술 활용·검증 인프라 개발 등을 통해 세계 최초 10나노 6세대(1c) D램 개발에 성공했다고 밝혔다. 

SK하이닉스는 10일 자사 뉴스룸에서 오태경 부사장(1c Tech TF), 조주환 부사장(DRAM 설계), 조영만 부사장(DRAM PI), 정창교 부사장(DRAM PE), 손수용 부사장(개발 TEST), 김형수 부사장(DRAM AE)의 인터뷰를 통해 이같이 설명했다. 

앞서 SK하이닉스는 지난달 29일 세계 최초로 10나노급 6세대 미세공정을 적용한 16GB(기가비트) DDR5 D램을 개발하는 데 성공했다고 발표했다. 1c 기술을 적용한 DDR5의 동작 속도는 8Gbps(초당 8기가비트)로 이전 세대인 1b DDR5보다 11% 빨라졌으며, 전력 효율은 9% 이상 개선됐다.

SK하이닉스는 무엇보다 가장 빨리 10나노급 6세대 D램을 개발하기 위해 이미 우수성이 증명된 1b 플랫폼을 확장하는 방식으로 개발을 진행했다. 덕분에 기존 3단계(테스트, 설계, 양산 준비) 개발 방식을 2단계(설계, 양산 준비)로 효율화했고, 전세대 제품 대비 개발 시간을 2개월이나 단축했다. 

조주환 부사장은 “최고 경쟁력이 입증된 1b 기술을 경험한 덕분에 기술적 위험도는 줄었으나, 작아진 셀 크기와 커진 저항으로 인해 여전히 해경해야 하는 문제들이 많았다. 이를 위해 회로 밀도와 센싱 성능을 높이는 등 다양한 설계 혁신을 통해 데이터 처리 속도는 높이고 전력 소비는 줄이는데 성공했다”며 “또 공정 조직과 협업해 넷다이를 극대화하며, 원가 경쟁력까지 확보했다”고 설명했다. 

넷다이는 반도체 제조 과정에서 웨이어 한 장에서 생산할 수 있는 유효한 칩의 개수이다. 

또 SK하이닉스는 트리밍 기술을 활용해 수율과 품질을 확보했다고 밝혔다. 정창교 부사장은 “공정이 미세화되면서 과거와는 다른 특성들이 더 중요해지고, 이로 인해 수율 저하 등 문제가 발생할 수 있다. 1c 기술에서 주요 성능의 수준을 높이는 트리밍 기술을 활용해 수율과 품질을 확보했다”고 말했다. 트리밍 기술을 반도체 설계 변경 없이 전자식 퓨즈를 활용해 성능을 향상시키는 기술이다. 

가장 빠른 D램을 검증하는 것도 어려운 도전 과제였다. 김형수 부사장은 “가장 큰 기술적 도전은 1c DDR5의 초고속 고성능 특성을 검증하는 것이었다. 업계 최고 속도를 달성한 1c DDR5의 성능을 시스템 레벨에서 정상적으로 구현하기 위해서 8Gbps(초당 기가비트) 동작이 가능한 검증 인프라를 최초로 자체 개발했다”며 “이와 함께 검증과 잠재적 불량을 예측할 수 있는 소프트웨어도 직접 개발하여 우리만의 독보적인 경쟁력을 확보했다”고 말했다.

오태경 부사장은 “TF 운영을 비롯한 일하는 방식의 변화부터 플랫폼 기반 개발, 조기 양산팹 운영 전략 등 다방면에 혁신이 더해지면 SK하이닉스의 기술 개발 역량은 점점 더 강해지고 있다고 생각한다”며 “무엇보다 구성원들의 원팀 정신이 모든 성과를 견인했다고 생각한다. 앞서 이야기한 2단계 개발 방식 도입과 EUV 패터닝 성능 및 원가 개선을 위한 신규 소재 개발 등은 탄탄한 협업 체계가 없었다면 성공할 수 없었을 것”이라고 강조했다. 

이어 SK하이닉스는 10나노 아래 한 자릿수 기술로 넘어오는 시점부터 기존 방식으론 한계가 있다고 예상하고, 이를 극복하기 위해 소재 및 장비의 성능을 극대화하는 것뿐만 아니라 2D 셀에서 3D 셀로의 구조 변화·이종접합 등과 같은 다양한 기술 혁신이 필요할 것으로 전망했다.